●研究の背景
近年、半導体回路の超微細化に伴い、製造コストが急激に増大しており、半導体メーカーのファブレス化が進んでいる。これまでの半導体回路は、露光技術を駆使したトップダウン手法を用いて作製されている。しかしトップダウン手法では10nm以下の素子をウエハー全面に均一かつ経済的に作りこむことは困難とみられる。
そこで、大きさが10nm以下の次世代素子を実現するために、自己組織化(用語1)などの化学的相互作用を用いたボトムアップ手法により素子を組み立てる技術が期待されている。
●研究のポイント
1. 無電解メッキによるナノギャップ電極の作製技術の開発
ボトムアップ手法により単電子トランジスタを構築するためには、ギャップ長をナノスケールで制御したナノギャップ電極が必要となる。今回、当初19nmであったギャップ長を、ナノ粒子の大きさに合わせた10nmに無電解メッキ法を用いて作製した。一般にナノギャップ電極は、一つずつ作製する必要があり、ギャップ部分の電気的・熱的安定性に乏しい場合が多い。今回、開発した無電解メッキ法は、一度に多くのナノギャップ電極を作製することが可能で、電気的、熱的安定性に優れることが特徴である。
2. 単電子トランジスタ特性のばらつき制御
単電子トランジスタでは、一つの電荷のクーロン島と呼ばれるナノ粒子への出入りをゲート電圧により制御することにより動作する。ナノ粒子への電荷の出入りの安定性は、帯電エネルギーとオフセット電荷(用語3)のばらつきに依存する。今回の研究で、帯電エネルギーのばらつきは、化学的に合成するナノ粒子の粒径分散を制御することにより、±10%以内に制御できること、オフセット電荷は単電子トランジスタ表面の自己組織化単分子膜とナノ粒子の配位子分子の電気的な安定性に起因して、極めて安定していることを見出した。
3. 2入力論理演算回路の単電子トランジスタによる実現
排他的論理和(XOR)動作は、CMOS回路では16個のトランジスタが必要となる。単電子トランジスタでは、2つのゲート電極を導入することにより、1個の単電子トランジスタでこれを実現することができる。これまでに、単電子トランジスタによる排他的論理和動作は試みられてきたが、XOR, XNOR, NAND, OR, NOR, ANDという2入力論理回路のすべての動作を実現したのは、今回が初めてである。これは、化学的に組み上げた単電子トランジスタが、安定した出力特性を広い動作範囲で得られることに起因している。
【用語説明】
(注1) 自己組織化:材料を構成する原子が自然に原子間の相互作用により特定の極微構造を形成する現象
(注2) アンカー分子:ナノ粒子をナノギャップ電極間に配置・固定する分子。今回の結果では、両末端にチオール基を有するジチオール分子をアンカー分子として用い、ナノ粒子をナノギャップ電極に化学的に固定した。
(注3) オフセット電荷:クーロン島に存在する電荷のこと。ゲート電圧や周囲の電荷により変調することが可能であり、単電子トランジスタの場合、オフセット電荷がne の時には電流が流れず、0.5e+ne (eは素電荷、nは整数)のときに電流が流れる。