研究成果詳細

　東京工業大学大学院理工学研究科電子物理工学専攻の松澤昭教授・宮原正也助教らの研究グループは，従来の１０万分の１という極低消費電力で動作する圧力センサー読み出し回路を開発した。これはバッテリーレスの生体圧力センサーやワイヤレス圧力センサーネットワークの実現に道を開く成果といえる。回路技術を駆使し、容量型圧力センサーの出力容量値を直接デジタル値に変換することにより極低消費電力動作を実現した。数mA（１０００分の数Ａ）を消費していた電圧読み出し用増幅器を不要とし，定常電流が流れない低消費電力のダイナミック回路を用いた。消費電流3nA（１０億分の3Ａ）で毎秒30回のアナログの容量値を10ビットのデジタル値に変換して読み出すことが可能である。
　この成果は，10月7日～9日に仙台で開催される「固体デバイスと材料に関する国際会議（SSDM 2009)」で７日に発表する。

●本成果の意義
　東工大の研究グループは容量型圧力センサーの容量値を，消費電流3nAで毎秒30回の10ビットのデジタル値で読み出すことが可能な，極低消費電力動作の容量・デジタル変換器を開発した。マイクロ電池や，自然エネルギーを利用した微少電力発電を用いた，血圧や膀胱内圧などの健康にかかわる人体情報を検知するバッテリーレスな生体センサーや，ガス圧やタイヤの空気圧，鉄骨などにかかる圧力といった安全性にかかわる情報のワイヤレスセンサーネットワークの遠隔測定の実現への寄与が期待される。
　血圧や膀胱内圧などの人体の圧力情報，ガス圧やタイヤなどの空気圧，鉄骨などにかかる圧力などは主として安全性にかかわる重要な情報の検出に不可欠であり，その遠隔測定においては，マイクロ電池や，自然エネルギーを利用した微少電力発電の利用が検討されているが，動作電流はシステム全体で数10μA（100万分の数10Ａ）程度の低消費電力動作が要求されている。
　今日，低消費電力動作の圧力センサーとして，容量型圧力センサーが用いられているが，容量値をデジタル変換して読み出すには増幅器や発振器が必要で，数百μAから数mAを消費しており，これらの用途に対して大きな障害となっていた。
　これに対し，本技術により従来の十万分の１程度の３nAの動作が可能となったため，バッテリーレスな生体センサーやワイヤレスセンサーネットワークなどの圧力の遠隔測定の実現に有効であり，健康・医療や安心・安全社会の実現への貢献が期待される。


●技術内容
　圧力の遠隔測定では，マイクロ電池や自然エネルギーを利用するため，動作電流はシステム全体で，数十μA程度の低消費電力動作が要求されている。
　今日，低消費電力動作の圧力センサーとして容量型圧力センサー[用語1]が用いられているが，アナログの容量値をデジタル変換するには定常電流が流れる増幅器や発振器が必要で，数百μAから数mAを消費しており，これらの用途に対して大きな障害となっていた。
　そこで同研究グループは容量を用いた逐次型アナログ・デジタル（Ａ／Ｄ）変換器[用語2]に容量型圧力センサーを組み込むことで，増幅器や発振器無しで，圧力を直接デジタル値に変換できる容量・デジタル変換器を開発した。増幅器や発振器は定常電流が流れ，消費電流を低減することは困難であったが，定常電流が全く流れない容量間でのアナログ演算[用語3]を用いて容量・デジタル変換を実現したことで，大幅な消費電流の低減が可能となった。このほか、比較器にもCMOS論理回路のように定常電流が流れないダイナミック型比較器[用語4]を用いたことと，内部で自動的に必要なタイミングを作り出す、外部クロック信号が不要なセルフクロック回路[用語5]を用いることで，静止電流がゼロ[用語6]の超低消費電流動作を実現した。
　また，精度の向上のためにシングル・差動変換回路[用語7]と，比較精度の高いダイナミック型比較器を開発することで10ビット精度を実現した。
　この容量・デジタル変換器の構成図を（図１）に、0.18μｍCMOS技術を用いて試作したチップ写真を（図２）に示す。

　これらの回路技術を用い，従来のアナログ回路において不可欠な定常電流を不要にしたことで，変換速度を低下させても一定電流が消費されることはなくなり，CMOS論理回路のように，変換速度を低下させるに従い，nAレベルまで消費電流を減少させることが可能になった。消費電流3nAで毎秒30回の容量値を10ビットのデジタル値に変換することができる。（図３）に示すようにこの容量・デジタル変換器の変換データは容量計を用いたデータとほぼ一致し，圧力データは正確にデジタルデータに変換されていることが分かる。


【用語説明】
[用語1] 容量型圧力センサー
容量を構成する２つの電極間に圧力が加わると電極間距離が変化し，容量が変化する。この容量の変化を用いて圧力を測るセンサー

[用語2] 逐次型アナログ・デジタル（Ａ／Ｄ）変換器
1ビット毎に半分にした容量アレーとスイッチ，比較器，論理回路からなるアナログ・デジタル（Ａ／Ｄ）変換器で，特定の容量端子に基準電圧を加えて，その出力電圧の極性を比較器で検知することで変換デジタル値を決定するアナログ・デジタル（Ａ／Ｄ）変換器。上位の変換ビットから逐次的に下位の変換ビットを決定することから逐次型アナログ・デジタル（Ａ／Ｄ）変換器と呼ばれる。

[用語3] 容量間でのアナログ演算
通常のアナログ演算は抵抗や電流を用いるが，容量を用いて，その発生する電圧によりアナログ演算を行うことができる。抵抗や電流では定常的に電流が流れるが，容量演算では電荷を用いているので定常電流が流れず，低消費電力であるという特徴がある。

[用語4] ダイナミック型比較器
比較器は２つの電圧の大小関係を判断する回路である。通常の比較器は増幅器を用いているので連続的な比較が可能だが，定常電流が流れる。これに対し，ダイナミック型比較器はフリップ・フロップ回路を用いて比較するもので，連続的な比較はできず，あるタイミングエッジでの比較だけができる。ただし，定常電流は流れないという特徴がある。

[用語5]セルフクロック回路
通常の論理回路はクロックに同期して動作するので，外部クロックが必要であり，論理状態が変化しなくてもこのクロックだけで電力を消費するという課題がある。セルフクロック回路は必要な場合のみ自己クロックを作る回路で，不要な電力を消費しないという特徴がある。

[用語6] 静止電流がゼロ
CMOS論理回路はクロックを供給しないときは定常電流が流れないようになっており，消費電流はクロック周波数に比例し，クロックが静止したときはほぼ動作電流がゼロになる。これに対し，通常のアナログ回路ではバイアス電流や貫通電流が流れ，クロックが静止しても動作電流がゼロにはならないという課題がある。

[用語7] シングル・差動変換回路
差動信号は２つの信号を用い，一方を正の信号，他方を負の信号としたものであり，２つの信号を演算し，最後に２つの信号を引き算する。こうすることで，ノイズが入力しても２つの信号に同相で加わるので，最後の引き算で除去することができる。したがって高精度な回路には差動構成が使用されるが，通常の容量型圧力センサーの出力は信号が１個のシングル信号であるため，このままではこの差動構成が使用できない。そこで，処理の初めにシングル信号を差動信号に変換するシングル・差動変換回路を開発することで高精度な差動信号を用いることが可能となった。

図1 容量・デジタル変換器のブロック図	図２ 容量・デジタル変換器のチップ写真	図３ 容量型圧力センサーを用いたときの容量・デジタル変換特性