要約
東京工業大学異種機能集積研究センターの大場隆之特任教授は、ディスコ、富士通研究所、PEZY Computing(ペジーコンピューティング、東京都千代田区)、WOWアライアンスと共同で、半導体メモリー(DRAM)が搭載された直径300mmシリコンウエハー(基板)の厚さを4マイクロメートル(μm)まで超薄化する技術を開発した。同技術はバンプを用いないWOW積層技術を利用して、シリコンウエハーの厚さをデバイス層より薄い4μmまで薄化することに成功したものである。
薄化前と薄化した後のリフレッシュ時間の累積故障率が変わらないことを確認し、薄化による新たな原子欠陥が生じないことを実証した。この薄化プロセスを用いれば、上下積層チップの配線長が従来の1/10以下になり、配線抵抗と配線容量が大幅に低減される。超小型でテラビット(1テラは1兆)級の大規模メモリーへの応用が期待される。
研究の内容,背景,意義,今後の展開等